職位信息
1.  負責模擬團隊管理及日常工作分配等
 
2.  負責CIS 芯片的系統(tǒng)層面模擬電路規(guī)格制定，電路設計
 
3.  負責與其它相關部門的溝通協(xié)調，不限于其它設計團隊
 
4.  負責新技術，新方向的調研，并提供專業(yè)的建議
 
5.  負責新進工程師的培訓
 
6.  負責模擬電路疑難問題的解決
 
 
 
1.  Responsible for Analog team management & job dispatch
 
2.  Responsible for CIS chip analog circuit system design，spec
 
3.  Responsible for communication with other related teams
 
4.  Responsible for new technology, directions study
 
5.  Responsible for new engineers training
 
6.  Responsible for analog design issue solving
 
 
 
崗位要求：
 
1.10年以上模擬設計經(jīng)驗，最好有5年以上CIS 模擬電路設計經(jīng)驗，有領導團隊經(jīng)驗
 
2.2年以上CIS ADC 電路設計經(jīng)驗
 
3.2年以上混合信號，高速接口,PHY 經(jīng)驗
 
4.可以理解并處理相關數(shù)字電路
 
5.良好的Cadence 模擬設計EDA 工具技巧
 
6.英文聽說讀寫能力，可用英語進行日常交流及技術討論
 
 
 
1.Over 10 years Analog Design Experience，Over 5 years CIS design experience is perferred
 
2.Over 2 years ADC(for CIS) design Experience
 
3.Over 2 years Mixed Signal Hi-Speed i/f PHY design Experience
 
4.Can handle Digital Design
 
5.Good EDA Skill (Cadene Analog Design Environment)
 
6.English Skill ( Daily conversation and technica discussion )